工作內容

Design CPU functional units.

Responsibilities
 Defining micro-architecture of the functional units
 Writing RTL codes of the functional units
 Writing documents of the function units
 Working with cross-division teams to resolve functional, performance, power, and frequency issues related to the functional units

Qualifications
 Available to start work three months after being hired.
 3+ years of recent experience with Verilog logic design
 Knows  CPU micro-architecture, e.g. instructions, pipeline, caches, MMU
 Knows power consumption of digital circuits
 Good communicator in verbal and writing in English

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹市
• 工作待遇:待遇面議
• 上班時段:依公司規定
• 需求人數:1人

條件要求

• 工作經歷: 經歷不拘
• 學歷要求:學士
• 科系要求: 無填寫
• 專長需求:
• 擅長工具:
• 具備駕照:
• 其他條件: